高いメモリ密度と低消費電力化を両立し、車載用SoCにも適用可能な3nmプロセスTCAM技術を開発

2026年2月18日

テストチップ写真

• 大規模化するTCAMを小ブロック単位で柔軟に構成することで高密度化を実現
• 検索処理の効率化により低消費電力化と高速化を実現
• ネットワーク装置だけでなく、車載SoCに適用できるよう機能安全を強化
• 本TCAM技術をISSCC 2026にて発表

ルネサスエレクトロニクス株式会社（以下ルネサス）は、このたび、3nm FinFETプロセスを用いたコンフィギュラブルなTCAM（Ternary Content Addressable Memory）を開発しました。高密度化、低消費電力化、機能安全の強化を同時に実現し、車載用途にも適用可能です。ルネサスは本成果を、2026年2月15日から19日まで米国・サンフランシスコで開催されている「国際固体素子回路会議ISSCC 2026（International Solid-State Circuits Conference 2026）」にて発表しました。

5Gの普及やクラウド／エッジコンピューティングの拡大に伴い、ネットワークトラフィックが急増する中、TCAMには256ビット×4096エントリ級の大規模で多様な構成が求められています。しかし、従来のハードマクロのみに依存した大容量化では、バンクやリピータの増加による周辺回路面積が増大し、タイミング収束も難しくなるという課題がありました。加えて、検索時の消費電力増加も大きな課題です。さらに車載アプリケーションでは、ISO26262等の機能安全規格への対応として、より高いセーフティーカバレッジが求められます。これらの課題に対応するため、ルネサスが新たに開発したTCAM技術は以下の通りです。

1. 柔軟な構成変更を実現するハードマクロとソフトマクロの統合技術

新開発のTCAMハードマクロは、検索キー幅8～64ビット、エントリ深さ32～128という小粒度のメモリコンパイラとしてサポートします。これを超える構成（例：256ビット×4096エントリ）は、このハードマクロとツールによるソフトマクロの自動生成技術を組み合わせることで、単一マクロとして広い範囲をカバーできるコンフィギュラブルな構成を可能としました。この結果、1チップ内でアプリケーションが求める多様なTCAM構成を柔軟かつ高密度に実現できます。これにより、業界最高レベルのメモリ密度5.27Mb/mm²を実現しました。

2. 全ミスマッチ検出とマクロ単位パイプライン検索

ハードマクロに全ミスマッチ検出回路（注1）を搭載し、2段構成のパイプライン検索を行います。第1段の検索結果に応じて、2段目の検索を続けるか停止するかを制御できるため、不要な消費電力を抑制できます。例えば64～256ビット×512エントリの構成では、それぞれ以下のとおり検索エネルギーの低減を実現しました。

• マクロ列（ビット幅）方向のパイプライン検索（キー分割あり・>64bit）：最大71.1%削減
• マクロ行（エントリ深さ）方向のパイプライン検索（キー分割なし・≤64bit）：最大65.3%削減

この段階化により、256ビット×512エントリ構成において、低消費電力性能となる検索エネルギーは0.167fJ/bit（フェムトジュール／ビット）を実現しました。タイミング負荷も分散され、クロックを高速化できるため、1.7GHzの検索速度を達成しました。結果、TCAMの総合性能指数（密度×速度÷エネルギー）Figure of Merit（FOM）では53.8となり、従来研究と比較して最高の性能を示しました。

3. 車載用途向けに機能安全を強化（分割データバスと専用SRAM）

TCAMでは、同一アドレスのビットセルが物理的に隣接するため、ソフトエラー発生時にダブルビットエラーが生じると、従来のSECDED（注2）のECC（誤り検出・訂正）では訂正できないという課題がありました。本技術では、以下の方法でこの問題に対応しました。

• ユーザデータとECCパリティで構成されるデータバスを奇数バスと偶数バスに分割してメモリセル間の物理距離を確保することで、ダブルビットエラーを単一ビットエラー相当に抑えて訂正可能にした
• ECCパリティを専用SRAMに格納し、TCAMと独立したアドレスデコーダを持つことで、TCAMへの書き込み時に誤ったアドレスが選択される場合の検出性を高めた

これらにより、車載用途で求められる機能安全のカバレッジを大幅に向上しました。

本TCAMは、柔軟な検索キー幅とエントリ深さの構成に対応し、電力削減と機能安全の堅牢性を両立することで、多様なニーズに応えることが可能です。車載用だけでなく、センサとプロセッサ間で高速データがやり取りされる産業機器やコンシューマ機器にも非常に有効です。ルネサスは今後も、大容量・低消費電力・高信頼のメモリアーキテクチャの技術開発を推進していきます。

以上

（注1）全ミスマッチ検出回路：第1段の検索で全エントリがミスマッチかを判定し、第2段の検索の要否制御に用いる回路

（注2）SECDED（Single Error Correction Double Error Detection）：1ビットエラーを訂正し、2ビットエラーを検出するECC方式

＊本リリース中の製品名やサービス名は全てそれぞれの所有者に属する商標または登録商標です。

ニュースリリースに掲載されている情報（製品価格、仕様等を含む）は、発表日現在の情報です。 その後予告なしに変更されることがございますので、あらかじめご承知ください。